1.第一步，综合后，先打开综合design

2.第二步，点击tool->timing->edit timing constraints

3.上一步完后，进入 如下界面：（）

4.生成一个主时钟： 选择“create clock” 右键，继续点击"create clock"

5.进入到如下页面：

   （1）输入 clock name 

     (2) 进入source objects中选择时钟源头（在代码中对应的信号），

          “find names of type”选择类型 ->I/O port  。

           如果信号多，可以先在option下进行筛选；信号少的话直接在“ * ” 栏， 敲回车。 

           在results下选择需要添加的信号，点击向右转移的箭头 ，点"Set"

   (3)设置主时钟的时钟周期，点击OK即可

----------------------------------------------------------------------------------------------------------------------------------------------------------------------衍生时钟约束待添加----------------------------------------------------------------