vivado 时钟域交汇
·
时钟域交汇
时钟域交汇 (CDC) 电路在设计中直接影响设计的可靠性。您可以设计自己的电路，但 Vivado Design Suite 必须识别电
路，并且必须正确应用 ASYNC_REG 属性。赛灵思提供 XPM 以确保正确的电路设计，包括：
•
在 place_design 中驱动特定功能，减少同步电路上的平均故障间隔时间 (MTBF)。
•
确保通过 report_synchronizer_mtbf 进行识别。
•
避免 report_cdc 错误和警告，这通常在迭代较长时在设计周期中显示。
提示：对于能从安全性方面忽略的 CDC 违规而言，您可以使用放弃机制来避免违规。
当在跨两个异步时钟之间时或者当试图通过添加假路径约束来放松两个同步时钟之间的时序时，需要 CDC 电路。使用
XPM 时，可以选择单个位或多位总线在域之间交错。
单比特 CDC
下图显示了使用单位交汇时所需的决策。
多位 CDC
下图显示了使用多位交汇时所需的决策。
优化 MTBF
设计的总 MTBF 是以下函数：
•
同步器 MTBF
•
由于单事件故障 (SEUs) 导致的器件故障时间 (FIT)
注释：由于 SEU 引起的器件 FIT 速率在很大程度上取决于过程和器件尺寸。
同步器 MTBF 与设计关联，并且随以下变化：
•
异步 CDC 点数
•
每个交汇点处的同步器级数
•
目标 FF 的频率
•
切换源的速率
为 D EST_SYNC_FF 参数选择正确的值
当使用 XPM CDC 模块时，DEST_SYNC_FF 参数设置亚稳态保护寄存器的数量。该寄存器的值影响 MTBF，设计大小和
交汇点处的时延。选择此寄存器的正确值是一个迭代过程，需要以下内容：
1.
通过 Vivado Design Suite 实现流程运行设计。
2.
根据您的目标器件，执行以下操作之一：
°
对于 7 系列器件，请选择 DEST_SYNC_FF 的默认值。这是满足典型可靠性要求的保守方法。对于关键设计，
进行进一步分析。
°
对于 UltraScale 器件，请运行 report_synchonizer_mtbf 命令，该命令报告整个设计的 MTBF。通过迭
代流程，如下图所示，您可以找到 MTBF，时延和资源之间的适当权衡。
注释：您还可以将这个迭代过程用于用户 CDC 电路，其中 ASYNC_REG 属性正确应用于所有同步寄存器。
正确地约束设计
XPM CDCs 提供自己的 set_max_delay -datapath_only 约束。XPM CDC 与 set_clock_groups 约束不兼容，
set_clock_groups 约束具有更高的优先级，并将覆盖 XPM 中的约束。
中国智能体开发者社区，聚焦智能体与大模型开发，提供前沿资讯、实用工具链、开源项目及行业案例。通过技术沙龙、开发者大赛等活动，促进经验交流与协作，助力开发者快速构建创新智能应用。
更多推荐
10
0- 0
已为社区贡献6条内容
所有评论(0)